PPAC of Sheet-Based CFET Configurations for 4 Track Design with 16nm Metal Pitch.

2022 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits)（2022）

引用 7|浏览28

摘要

We evaluate Power-Performance-Area & Cost (PPAC) for nanosheet (NS), forksheet (FS), monolithic & sequential Complementary FET (CFET) at 5 & 4 track (T) designs with tight gate pitch (CPP) & metal pitch (MP). While NS & FS prove unsuitable for 4T designs, CFETs provide a performant & cost-effective 4T solution.

查看译文

关键词

PPAC,CFET,forksheet,scaling,SAGM,HOT

AI 理解论文

溯源树

样例

生成溯源树，研究论文发展脉络

您的评分 :

暂无评分

数据免责声明

页面数据均来自互联网公开来源、合作出版商和通过AI技术自动分析结果，我们不对页面数据的有效性、准确性、正确性、可靠性、完整性和及时性做出任何承诺和保证。若有疑问，可以通过电子邮件方式联系我们：report@aminer.cn